MPC852TVR50A 마이크로프로세서 마이크로프로세서 유닛 이더넷 50 마하즈 이더넷 I2C SPI UART USB

제품 설명

MPC852TVR50A 고급 품질 마이크로프로세서 마이크로프로세서 유닛 이더넷 50 마하즈 이더넷 I2C SPI UART USB

특징

다음 목록은 키 MPC852T 특징을 요약합니다 :

오우 내장된 MPC8xx는 최고 100까지 마하즈를 공동을 만듭니다

외부 버스의 오우 최고주파수 작동은 66 마하즈입니다

― 100MHz/80MHz 핵심 주파수는 단지 2시 1분 방식을 지원합니다

― 50MHz/66MHz 핵심 주파수는 양쪽 1시 1분과 2시 1분 방식을 지원합니다

32, 32 비트 일반 용도 레지스터 (GPRs)와 오우 단일 쟁점읜, 32 비트 코아 (powerpc 아키텍처 정의로 적합한)

― 핵심은 분기 예측을 수행하고와 함께 조건적이 조건부 실행 없이, 미리 불러옵니다

― 4-키로바이트 데이터 캐시와 4-키로바이트 명령 캐시

- 4-키로바이트 명령 캐시는 상호적입니다, 세트 연관 128개 세트로

- 4-키로바이트 데이터 캐시는 상호적입니다, 세트 연관 128개 세트로

- 양쪽 지시와 데이터 캐시를 위한 캐시 일관성은 128 비트 캐쉬 블록 (4마리의 말)에 대해 유지됩니다

- 저장소는 육체적으로 다루어지고, 최소 최근에 사용된 (라인 교환식 유니트) 교체 알고리즘을 구현하고, 캐쉬 블록 원칙에 로크 가능합니다

― 32 엔트리 TLB, 완전히 연합 교육과 자료 TLB와 MMU

― MMU는 4, 16, 및 512 킬로바이트의 다중 페이지 크기와 8 마바이트스를 지원합니다 ; 16개의 가상 어드레스 공간과 16개의 보호 그룹

오우 최고 32까지 비트 데이터 버스 (8, 16, 및 32 비트 동안 다이나믹 버스 사이징)

오우 32 주소선

오우 메모리 컨트롤러 (8개 은행)

― 완료 다이내믹 램 (DRAM) 제어기를 포함합니다

― 각각 은행은 칩이 선택한다는 것 일 수 있거나 DRAM을 지원하기 위한 RAS가 선회합니다

― 기억 장치마다 프로그램 가능한 최고 30까지 웨이트 상태

― DRAM과 심스, SRAM, 에프롬스, 플래쉬 이이피롬과 다른 메모리 장치와의 글루리스 인터페이스

― 대부분의 사이즈와 속도 기억기접합을 지원하도록 프로그램 가능한 디램 콘트롤러

― 네 CAS 라인, 네 WE 라인, 한 OE 라인

― 리셋 (8-, 16-, 또는 32 빗트 메모리에 대한 옵션)에 이용 가능한 부트 칩 선택

― 가변 블럭 크기 (32 Kbyte-256 메가바이트)

― 선택 가능한 기록 보호

― 온칩 버스 중재 논리부

오우 고속 이더넷 제어기 (FEC)

오우 일반 목적 타이머들

― 비트 타이머들 2시 16분명 또는 비트 타이머 1시 32분명

― 게이트 모드는 / 드이사벨 계산을 가능하게 할 수 있습니다

― 일시정지는 참조 경기와 이벤트 캡쳐에 감춰질 수 있습니다

오우 시스템 통합 유닛 (시우)

― 버스 모니터

― 소프트웨어시계독