CPLD 복합 프로그램가능 논리 장치 집적 회로 칩 EPM9560ARC208-10

제품 설명

EPM9560ARC208-10 SMD / SMT CPLD - 복합 프로그램가능 논리 장치

특징 :

■ 고성능 CMOS EEPROM-기반을 둔 프로그램 가능한 논리 장치 (PLDs)는 3세대 다중 배열 매트릭스 (MAX®) 구조를 토대로 했습니다

짜맞춘 IEEE Std를 통한 ■ 5.0-V 내부 시스템 프로그램 가능성 (ISP). 1149.1개의 조인트 테스트 액션 그룹 (JTAG) 인터페이스

■ 짜맞춘 JTAG는 IEEE Std로 순응한 테스트 (BST) 회로를 경계 스캐닝합니다. 1149.1-1990

■ 고밀도 소거 가능 프로그래머블 로직 디바이스 (EPLD) 가족이 6,000에서 12,000개의 사용 가능 게이트까지 이릅니다 (테이블 1을 보세요)

최고 144까지 마하즈의 반대 주파수와 ■ 10 나노 초 핀-투-핀 논리 지연

ＰＣＩ 특정 분야에 관심 있는 소집단의 (PCI SIG) PCI 로컬 버스 상술, 개정 2.2로 완전히 순응한 ■

결합이고 등록하는 논리의 독립적 사용을 위한 ■ 이중 출력 매크로셀

빠른, 예측할 수 있는 상호 접속 지연을 위해 연결된 ■ FastTrack®

■ 명백하고 시계와 입출력 레지스터는 모든 I/O 핀에 가능하게 합니다

■ 프로그램가능 출력 슬류 레이트 제어가 전환 소음을 감소시킵니다

장치가 3.3-V와 5.0-V 장치와 연결될 수 있게 허락한 ■ 멀티볼트티엠 입출력 인터페이스 명령

매크로셀마다 최고 32까지 곱 항을 허락하는 ■ 쉽게 잘 믿는 확장기 곱 항 유통

각각 매크로셀의 50% 전력량 감소치 이상을 위한 ■ 프로그램 가능한 절전 모드